Laporan Akhir Percobaan 2a dan 2b




1. Jurnal [Kembali]
Gambar 1. Jurnal Percobaan 2a

Gambar 2. Jurnal Percobaan 2b


2. Alat dan Bahan [Kembali]

    A. Alat dan Bahan (Modul D'Lorenzo)
        1. Module D'Lorenzo
Gambar 3. Module D'Lorenzo

          2. Jumper
Gambar 4. Jumper

        B. Alat dan Bahan (Proteus)

                 1.  IC 74LS90

Gambar 5. IC 74LS90
              
            2. IC 7493
            
Gambar 6. IC 7493

          3. Power DC

Gambar 7. Power


            4. Switch (SW-SPDT)
Gambar 8. Switch

            5.  Logicprobe atau LED
Gambar 9. Logic Probe

3. Rangkaian Simulasi [Kembali]



 4. Prinsip Kerja Rangkaian [Kembali]

    Pada percobaan ini, kita menggunakan rangkaian counter asinkronus. Sinyal clock dalam rangkaian ini berasal dari output flip-flop sebelumnya, flip-flop menerima sinyal clock dari flip-flop sebelumnya yang mana akan menjadi input dari flip-flop selanjutnya, lalu membuat keadaannya berubah ketika sinyal clock naik atau turun. Lalu setelah itu output dipresentasikan melalui logic probe. Dalam mensimulasikan rangkaian ini, switch dihubungkan dengan vcc atau berlogika 1. Hal ini dikarenakan flip-flop yang digunakan dalam rangkaian ini merupakan jenis aktif low(fall time).

5. Video Rangkaian [Kembali]

Video 1. Percobaan Pada Modul D'Lorenzo

Video 2. Percobaan Pada Proteus


6. Analisa [Kembali]

   1. Jelaskan perbedaan rangkaian percobaan 2a dan 2b!
       Jawab:

       Pada percobaan 2a dan 2b, perbedaannya pada input CKA dan CKB, pada rangkaian 2a input CKA dan CKB dihubungkan dengan clock sehingga logika dari kedua input ini akan selalu sama, disini CKA mempengaruhi output Q0 dan QA sedangkan CKB mempengaruhi output Q1 dan QB. saat logika dari CKA dan CKB selalu sama, maka pola counter tidak berurutan. Lalu pada percobaan 2b, hanya input CKA yang terhubung ke clock, sedangkam CKB terhubung ke Q0 dan QA atau di feedbackna dengan outputnya. Hal itu membuat kedua input tidak akan berlogika sama dalam satu waktu yang membuat pola counter akan berurutan. Oleh perbedaan itu, output dari kedua percobaan ini akan berbeda.

    2. Mengapa terjadi perbedaan output pada rangkaian percobaan 2a dan 2b?
        jawab:

        Karena pada percobaan, clock A dan clock B bersifat aktif low (fall time). Clock akan mempengaruhi output masing - masig IC. Input Clock A (CKA) merupakan input clock yang mempenagruhi nilai output Q0 dan QA. Sedangkan Clock B (CKB) merupakan input clock yang mempengaruhi nilai Q1 dan QB. Berdasarkan percobaan, untuk input clock A adalah clock dan untuk clock B adalah umpan balik output pada Clock A (Q0 dan QA) pada masing - masing counter. Jika CKA dan CKB dihubung secara bersamaan maka outputnya tidak teratur. Tapi saat CKA dan CKB diumpan balikkan atau difeedbackan ke output, maka hasil yang didapatkan adalah teratur.

7. Link Download [Kembali]
    
    Link HTML